[더밸류뉴스=안남률 기자]

삼성전자가 업계 최초로 3차원 적층 패키지 기술 테스트칩 생산에 성공했다. 이는 '반도체 비전 2030' 실현의 마중물이 될 것으로 기대된다.

삼성전자는 13일 7나노 EUV(극자외선) 시스템반도체에 3차원 적층 패키지 기술인 'X-Cube(eXtended-Cube)'를 적용한 테스트칩 생산에 성공했다고 밝혔다. 

이로써 삼성전자는 EUV 초미세 전공정뿐 아니라 후공정에서도 기술 경쟁력을 확보했다.

(왼쪽부터)기존 시스템반도체의 평면 설계, (삼성전자의)3차원 적층기술 'X-Cube'를 적용한 시스템반도체 설계. [사진=더밸류뉴스(삼성전자 제공)]시스템반도체는 일반적으로 중앙처리장치(CPU)•그래픽처리장치(GPU)•신경망처리장치(NPU) 등의 역할을 하는 로직 부분과 캐시메모리(Cache memory) 역할을 하는 SRAM(Static Random Access Memory) 부분을 하나의 칩에 평면으로 나란히 배치해 설계한다.

'X-Cube'는 전공정을 마친 웨이퍼 상태 복수의 칩을 위로 얇게 적층해 하나의 반도체로 만드는 기술이다. 이 기술은 로직과 SRAM을 단독으로 설계•생산해 위로 적층하기 때문에 전체 칩 면적을 줄이면서 고용량 메모리 솔루션을 장착할 수 있어 고객의 설계 자유도를 높일 수 있다.

또한, 실리콘관통전극(TSV) 기술을 통해 시스템반도체의 데이터 처리속도를 획기적으로 향상 시킬 수 있고, 전력 효율도 높일 수 있다. 이 외에 위아래 칩의 데이터 통신 채널을 고객 설계에 따라 자유자재로 확장할 수 있고, 신호 전송 경로 또한 최소화할 수 있어 데이터 처리 속도를 극대화할 수 있다는 장점이 있다.

이 기술은 슈퍼컴퓨터•인공지능•5G 등 고성능 시스템반도체를 요구하는 분야는 물론 스마트폰과 웨어러블 기기의 경쟁력을 높일 수 있는 핵심 기술로 활용될 것으로 예상된다. 글로벌 팹리스 고객은 삼성전자가 제공하는 'X-Cube' 설계방법론(Design Methodology)과 설계툴(Design Flow)을 활용해 EUV 기술 기반 5, 7나노 공정 칩 개발을 바로 시작할 수 있다. 삼성전자의 양산 인프라를 이용할 수 있기 때문에 개발 오류를 빠르게 확인하며 칩 개발 기간을 줄일 수 있다.

삼성전자 파운드리사업부 마켓전략팀 강문수 전무는 "EUV 장비가 적용된 첨단 공정에서도 TSV 기술을 안정적으로 구현해냈다"며 "삼성전자는 반도체 성능 한계 극복을 위한 기술을 지속 혁신해 나가겠다"고 밝혔다.

삼성전자는 이달 16일부터 18일까지 온라인으로 진행되는 고성능 반도체(HPC•AI 등) 관련 연례 학술 행사인 '핫 칩스(Hot Chips) 2020'에서 'X-Cube'의 기술 성과를 공개할 계획이다.

anrgood@thevaluenews.co.kr

[저작권 ⓒ 더밸류뉴스. 무단 전재 및 재배포 금지]